Severity: Warning
Message: count(): Parameter must be an array or an object that implements Countable
Filename: controllers/News.php
Line Number: 111
Backtrace:
File: /home/newswire/ci_applications/press1_web/controllers/News.php
Line: 111
Function: _error_handler
File: /home/newswire/ci_applications/press1_web/public/index.php
Line: 309
Function: require_once
삼성전자 파운드리사업부 최시영 사장이 미국 실리콘밸리에서 개최한 ‘삼성 파운드리 포럼 2023’에서 기조연설을 하고 있다
수원--(뉴스와이어)--삼성전자가 27일(현지 시각) 미국 실리콘밸리에서 ‘삼성 파운드리 포럼 2023(Samsung Foundry Forum 2023)’을 개최하고 최첨단 파운드리 공정 서비스 확대 제공과 쉘퍼스트 전략[1] 단계별 실행을 통한 안정적인 고객 지원을 약속했다.
삼성전자는 ‘경계를 넘어서는 혁신(Innovating Beyond Boundaries)’을 주제로, 인공지능(AI) 시대 최첨단 반도체 한계를 극복할 다양한 방법을 제시했다. 특히 최첨단 2나노 공정의 응용처 확대와 첨단 패키지 협의체 ‘MDI(Multi Die Integration) Alliance’ 출범, 올해 하반기 평택 3라인 파운드리 제품 양산 등을 통해 파운드리 사업 경쟁력을 강화해 나가겠다고 밝혔다.
이번 행사에는 파운드리 사업부 주요 고객과 파트너 총 700여 명이 참석했고, 38개 파트너는 행사장에 부스를 마련해 최신 파운드리 기술 트렌드를 공유했다.
삼성전자 파운드리사업부 최시영 사장은 기조연설을 통해 “많은 고객사들이 자체 제품과 서비스에 최적화된 인공지능 전용 반도체 개발에 적극 나서고 있다”며 “삼성전자는 인공지능 반도체에 가장 최적화된 GAA[2] 트랜지스터 기술을 계속 혁신해 나가며 인공지능 기술 패러다임 변화를 주도하겠다”고 말했다.
◇ 파운드리 기술 혁신으로 선단 공정 리더십 강화… 2나노 응용처 확대
삼성전자는 이번 포럼에서 2나노 양산 계획과 성능을 구체적으로 밝혔다.
삼성전자는 2025년 모바일 향 중심으로 2나노 공정(SF2)을 양산하고, 2026년 고성능 컴퓨팅(HPC) 향 공정, 2027년 오토모티브 향 공정으로 확대한다. 최첨단 SF2 공정은 SF3 대비 성능 12%, 전력효율 25% 향상, 면적 5% 감소한다.
또한, 1.4나노 공정은 계획대로 2027년 양산한다.
◇ 다양한 고객 수요 충족을 위한 스페셜티 공정 경쟁력 지속
삼성전자는 컨슈머, 데이터센터, 오토모티브 향으로 2025년 8인치 GaN(질화갈륨)[3] 전력반도체 파운드리 서비스를 시작한다.
삼성전자는 차세대 6세대 이동통신(6G) 선행 기술 확보를 위해 5나노 RF(Radio Frequency) 공정도 개발해 2025년 상반기에 양산한다. 5나노 RF 공정은 기존 14나노 대비 전력효율은 40% 이상 향상, 면적은 50% 감소한다.
또한 현재 양산 중인 8나노, 14나노 RF 공정을 모바일 외 오토모티브 등 다양한 응용처로 확대해 나갈 계획이다.
◇ 고객 수요에 신속, 탄력적 대응을 위한 ‘쉘퍼스트’ 라인운영 단계별 시행
삼성전자는 시장과 고객 수요에 신속하고 탄력적으로 대응하기 위해 평택과 테일러에 반도체 클린룸을 선제적으로 건설하고 있으며, 2027년 클린룸의 규모는 2021년 대비 7.3배 확대된다.
삼성전자는 올해 하반기 한국 평택 3라인에서 모바일 등 다양한 응용처의 파운드리 제품을 본격 양산할 계획이다. 또한, 현재 건설 중인 미국 테일러 1라인을 계획대로 올해 하반기에 완공하고, 내년 하반기에 본격적으로 가동할 예정이다.
또한, 삼성전자는 평택과 테일러에 이어 국가산업단지로 조성 중인 용인으로 생산거점을 확대해 나갈 계획이다.
◇ 최첨단 패키지 협의체 구축… 비욘드 무어(Beyond Moore) 시대 선도
삼성전자는 글로벌 SAFE(Samsung Advanced Foundry Ecosystem) 파트너, 메모리, 패키지 기판, 테스트 분야 기업과 함께 최첨단 패키지 협의체 MDI(Multi Die Integration) Alliance 출범을 주도한다.
‘MDI(Multi Die Integration) Alliance’는 2.5D/3D 이종 집적(Heterogeneous Integration) 패키지 기술[4] 생태계 구축을 통한 적층 기술 혁신을 이어가는 한편, 파트너와 함께 ‘최첨단 패키지 One-stop 턴키 서비스’를 제공해 비욘드 무어 시대를 선도한다.
특히 고성능 컴퓨팅(HPC), 오토모티브 등 응용처별 차별화된 패키지 솔루션을 개발해 다양한 시장과 고객의 요구 사항을 만족시켜 나갈 계획이다.
◇ 삼성 파운드리 생태계 확대… 글로벌 IP 파트너와 팹리스 총력 지원
삼성전자는 28일(현지 시각) ‘혁신의 속도를 가속화한다(Accelerate the Speed of Innovation)’를 주제로 ‘SAFE(Samsung Advanced Foundry Ecosystem) 포럼’도 개최한다.
‘SAFE 포럼’은 삼성 파운드리의 고객과 파트너사가 모여 첨단 파운드리 기술과 트렌드를 공유하는 행사로, 삼성전자는 각 분야 파트너사들이 서로의 솔루션을 설명하고 협의할 기회를 제공한다.
삼성전자는 100여 개의 SAFE 파트너와 함께 ‘고객의 성공’이라는 공동 목표를 추진하고 있다.
삼성전자는 파트너 간 지속 가능한 관계 구축과 강화를 지원하며, 이를 통해 8인치 공정부터 최신 GAA 공정까지 팹리스 고객의 제품 설계 인프라를 발전시키고 있다.
23개의 삼성 파운드리 EDA(전자설계자동화)[5] 파트너는 80개 이상의 전자설계툴을 제공하고 있으며, 10개 OSAT[6] 파트너와 함께 2.5D/3D 패키지 설계에 필요한 솔루션을 집중 개발 중이다.
또한 삼성 파운드리 공정에 대한 이해도가 높은 9개 DSP[7] 파트너뿐만 아니라, 9개 클라우드 파트너와 함께 스타트업을 포함한 다양한 고객에게 제품 설계 서비스를 지원한다.
삼성전자는 50개 글로벌 IP 파트너와 4500개 이상의 IP[8]를 확보했다.
삼성전자는 LPDDR5x, HBM3P, PCIe Gen6, 112G SerDes 등 SF2 공정에 사용할 최첨단 고속 인터페이스 IP를 내년 상반기까지 확보할 계획이다. 또한 IP 파트너와의 장기 협력을 추진해 AI, HPC, 오토모티브 고객의 광범위한 요구에 대응하고, IP별 다수의 글로벌 파트너들과의 협력을 추진한다[9].
삼성전자 파운드리사업부 계종욱 부사장은 “삼성전자는 SAFE 파트너와 협력해 최첨단 공정 및 이종 집적 기술 도입에 따라 높아지는 설계 복잡도를 최소화하고 있다”며 “이번 포럼을 계기로 SAFE 생태계의 양적/질적 성장을 이루며 고객의 혁신과 성공을 지원하겠다”고 밝혔다.
한편, 삼성전자는 7월 4일 한국에서 ‘삼성 파운드리 포럼’과 ‘SAFE 포럼’을 진행하고 하반기에는 유럽과 아시아 지역에서 삼성 파운드리 포럼을 개최해 지역별 고객 맞춤형 솔루션을 소개할 예정이다.
[1] 쉘퍼스트 전략: 클린룸을 선제적으로 건설하고, 향후 시장 수요와 연계한 탄력적인 설비 투자로 안정적인 생산 능력을 확보해 고객 수요에 적극 대응하는 전략
[2] GAA(Gate All Around): GAA 기술은 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술
[3] GaN(질화갈륨): 차세대 전력반도체로 실리콘(Si) 반도체의 한계를 극복해 시스템의 고속 스위칭과 전력 절감을 극대화 가능
[4] 이종 집적 패키지 기술: 서로 다른 기능을 가진 반도체를 하나의 반도체처럼 동작하도록 하는 패키지 기술
[5] EDA(Electronic Design Automation): 반도체 칩을 설계하는 데 사용하는 소프트웨어
[6] OSAT(Outsourced Semiconductor Assembly And Test): 반도체 패키지 및 테스트 수탁기업
[7] DSP(Design Solution Partner): 팹리스가 만든 설계 도면을 파운드리 공정에 최적화하는 서비스를 제공하는 회사
[8] IP(반도체 설계자산, Intellectual Property): 반도체의 특정 기능을 회로로 구현한 설계 블록으로, 반도체 설계에 필수 요소
[9] HBM / PCIe / SerDes
- HBM(High Bandwidth Memory): 고대역폭 메모리 반도체
- PCIe(Peripheral Component Interconnect Express): 2002년 PCI SIG가 규정한 직렬 전송 방식의 인터페이스. 넓은 대역폭, 확장성, 빠른 응답속도, 향상된 에너지 효율이 장점
- SerDes(Serializer-Deserializer): 직렬-병렬 전환기. 대량의 데이트를 고속으로 전송할 수 있는 인터페이스